Soekris dam1021 のビルドその1

Soekris dam1021 のビルド

 このDACの設計者である Soren Kristensen の製作記事を見ると、パワーラインのコンデンサーを増量した方が、フィルター効果が改善されて特性上好ましいと記載されています。音出しを行ってない現時点での容量追加は、可逆性を優先した改善を行う必要があるので、各機能別の電圧チェック端子にコンデンサーを追加する方法で行う事としました。
DSC01156.jpg

 電圧チェック端子には、デジタル+1.2V、+3.3V、+-5V、アナログ+-12V の6電源が、アナログの電源から、DCDCコンバーターで各電圧を作り上げられています。この方法は、このDACで唯一気に入らない部分です。表面実装されている電解コンデンサーも大した物で無い事が解っているので、写真の様に大容量の導電性高分子アルミ固体電解コンデンサを追加する事にしました。
VOL.jpg

製作の進み具合
 主電源の準備ができたので、部品の取り付けと、i2s入力の準備を始めました。今回もバラックで組み立てる事としました。

DSC01163.jpg
左から、入力:LVDS(i2s)、S/PDIF、
出力(R/L):R-2R Direct SE、Buffered balanced(XLS)、ヒューズ、電源
 
i2s入力
 LVDS(i2s)入力と、TTLレベルの入力を切り替えて使える様に工夫しました、又、LVDS用に3.3Vのアイソレートされた安定化電源を設けました(黄色い基板)。

今後の予定
 当初、簡単に組み上げられると思ってましたが、手持ちの部品の準備、金属加工等、結構てこずりました。
 この先は、インターコネクト中心の加工で、今月末には当初目標の組み立てが終わる予定です。

R-2R DAC Soekris dam1021の電源準備

 TPS7A4700という出力電圧可変のLDOを用いて、マルチビットDACに用いる電源を作製しました。折角、希少価値の有るR-2RのDACを入手したので、思いっきり凝った二電源を用意しました。
 +-二電源で、TPS7A4700のANY-OUTプログラム・ピン(アクティブ・ロー)のグラウンドに落とす組み合わせにより出力電圧の設定が可能です。リニアテクノロジーのLDO等は、外付けの抵抗、ポテンショメータ等で電圧を調整しますが、それらの抵抗群が内蔵されおり、それを選択する構造です。
DSC01069.jpg

肝心なノイズ対策
 ノイズ対策は、ムラタのEMIフィルタ(BNX012)と、未来のデバイスである東芝製のシリコンカーバイド・ショットキバリアダイオード(SiC SBD) TRS6E65C 8個をブリッジ構成にしてノイズ対策をおこないました。
 電解コンデンサーの間に鎮座しているEMIフィルタは、1MHz~1GHzで40dB以上の損失が得られながら直流抵抗が0.8mΩと、かなり効果的です。
ムラタのEMIフィルター(BNXシリーズ)はここ

電源トランス
 電源トランスは、ドイツ製 Nuvotem Talema 製のトロイダルトランスを用い漏れ磁束の最小化を目指します、部品の性能には不足は無く、後は実装の知識とテックニックが問われるだけです。
DSC01079.jpg

実装
 殆どの受動部品がチップです。特にTPS7A4700のハンダ付けが難しく、新たなハンダ鏝を購入する事になりました。
 又、ヒートシンクの取り付けが難しく、熱伝導性シリコーン系接着剤(熱伝導率7W/mK)で装着する事が出来ました。
 二電源のノイズの基となるパイロットランプのLEDは、動作確認後、片足を切りNull化する予定です。

今後の予定
 DAC、電源、i2sアイソレーター、LVDSトランシーバーが揃ったので、今週から音出しを行い、動作確認が出来次第ケーシングを開始する予定です。

Soekris dam1021 Sign Magnitude R-2R DACの入手

 ケンさんにマルチビットのDAC基板の存在を教えていただきまして、Soekris dam1021 Sign Magnitude R-2R DAC(0.02% resistor version)を早速入手しました。入手先は、米国のSoekris Engineering, Inc.から直販で入手しました。Soekris Engineering, Inc.はカリフォルニア州 Scotts Valleyにあり、FedEx International Economyで5日程で入手できました。
 R-2R network型式のDACの場合、そのラダー抵抗の相対精度により分解能が異なり音質に直に反映します。製品として、0.01%、0.02%、0.05%の三種類がありますが、Price/Accuracy から、バランスの良い0.02%を入手する事としました。

DSC01022.jpg

 R–2R resistor ladder networkですので、基板上に相対誤差0.02%のチップ抵抗がビッシリ並んでおり、青大将(Elaphe climacophora)の鱗の様です。24ビットですが、そこまで分解能を有すほど精度が確保されているか気になるところです。ラダー抵抗の誤差が0.02%だと13bit~14bitの精度が限界かと思われます。
478C6226.jpg

 マルチビットDACは、テキサス(BURR-BROWNブランド)のPCM1704が有名で、製造の歩留まりが悪く、今でも6,000円ほどの価格で入手可能です。これとは別に現在でもマルチビットDACを主力商品としているMSB Technology Corporation(1986年創立)が有ります。 「何時かはクラウン」ではなく、「何時かはマルチビットDAC」の音が聴きたくて、入手に至りました。 MSBのDACと同じとは思いませんが、少しでも同じ方向の音が出せれば幸せです。

MSBのDAC
http://www.msbtech.com/

機能概要
 基本機能としてR-2R (加算型)DAC機能をサポートするフリンジの機能が盛り沢山です。詳細は追って少しずつ理解しながらハンズオンするとして、概要は以下のとおりです。ハイライトは、R-2RDAC他に、シリアルインターフェース(RS-232C)とWindows Tera Term を用いて、ファームウェアーの更新が出来て、DSD、FIR(カスケード状のデジタルフィルター)、マスタークロックの出力等が出来きます。
 この基板を3セット入手して、FIRのフィルターでi2s入力のチャンネル・デバイダーを構成する事が可能ですね。

初期機能
The initial release (“v1) of the firmware together enables the following features:
 1. I2S input up to 384KHz sample rate (tested to 192KHz)
 2. SPDIF input up to 192KHz (tested to 96KHz)
 3. Automatic De-emphasis for 44.1KHz material
 4. Built-in set of simple FIR filters for all sample rates
 5. Digital volume control through simple potentiometer
 6. Automatic input selection
 7. Data reclocking: s/w PLL with 0.02 Hz low pass filter
 8. S/W interface (serial interface) allows:
  1. Volume control (e.g. with Arduino and RS232 interface)
  2. Input selection (e.g. with Arduino and RS232 interface)
  3. Loadable FIR filters including bypass filter for NOS support.
  4. Firmware update/upgrade

ファームのアップで実現する機能
 1. DSD support
 2. Filter cascading for digital crossover
 3. Filter cascading for balanced use
 4. Master clock output
 5. 4 FIR1 filters for each sample rate selectable through
     the serial port with a default selection (#2)
  o Linear Phase
  o Medium, optimized mix between Linear Phase and
    Minimum Phase
  o Soft, mostly Minimum Phase but not that good alias rejection
  o No filter, also called non oversampling, no alias rejection
 6. Improved response for FIR2 filter which will be modified to be
    pretty soft….
 7. Enabled TTL-level serial port on the isolated side (3.3v)

マルチビットとシングルビットの音
 ・ マルチビットDAC :力強い、重厚、芯がしっかりしている、鮮やか
 ・ シングルビットDAC:繊細、さわやか、エコーが不自然、一部の音が欠落

今後の計画
 先ずは、R-2RのDACとしてトラポとi2s(Non LVDS)で音出しを行い、ケーシングを行います。
 次のステップはファームウェアーを更新して、DSDの機能を実現する予定です。
 しかし、DSDを聴いて良い印象が無く、96kHz/24bitの方が好感触を得ています。
 さて、どうしたものか・・・

i2sケーブルの耐ノイズ対策

  i2s(Inter-IC Sound)は、基本的に、LRCLK、BCLK、STATAの3本の信号線(リターンを含めると4本)で構成され、それ以外にデジタル信号の動作基準となるクロック信号MCLKが方式により追加される場合があります、MCLKは無くても伝送は可能です。i2sの規格は結構古く、1986年2月にPhilips®セミコンダクターにより定められたシリアルバス・インターフェースで事実上のデファクトスタンダードと言えます。
 そのi2sを用いてトラポとDACを長め(200mm)程度の極普通のバラ線で繋いで、ハイサンプリングの曲を聞いたところ、スッキリしないばかりか、クロックが外れるエラーが生ずる事が判明しました。そこで、i2sケーブルの耐ノイズ対策を行う事にしました。

耐ノイズ対策ケーブル
 早速、ケーブルを作製しました。
DSC01016.jpg

以下は、短すぎの失敗作
DSC01019.jpg

ケーブルの概要
 1.ケーブル長は、150mm以下としました。
 2.ケーブルをシールドして、それをセンダー側のグラウンドに落として、
   レシーバー側はシールドのグラウンドを落としません。
 3.隙間を埋める為にシールドと銅箔をハンダ付けしました。

肝心な音
 効果絶大で、クロックが外れるノイズが皆無となり、雲が晴れたように音がすっきりしました。
 i2sは、USBのアイソクロナス転送と同様で、エラーコレクションがされないストリーミング伝送なので、エラーが生じたとき、音に結果がでる方式と言えます。
 USBのバルク転送の様に生成多項式(サイクリック・チェック)でビット化けを検出して再送する方法で無い故、音の良し悪しはケーブルの出来にディペンドすると言えます。

今後の問題
 i2sは音が良いものの、ケーブルの扱いが、とても難しいと言えます。それもその筈、同じ筐体内に基板を格納した場合のインターフェースですから、無理もありません。筐体の外に信号を取り出す事自体、不測の事態に遭遇するリスクを背負い込みます。そうゆう意味では、S/PDIFは音質より可要性と汎用性を優先した方式と言えます。

i2s(Inter-IC Sound)のトランシーバを作成

 i2s(Inter-IC Sound)でトラポとDACを繋ぐには、100mm程度以内で繋げる環境の場合、LVDS(HDMI)を用いずに直接フックアップする方法が、音も良いしi2s本来の繋ぎ方です。しかしトラポ、DAC等をそれなりの筐体に納めると、TTL間同士で、少なくとも300mmは必要となります。そこで、必然的にLVDSで繋ぐでのですが、今回は、やなさん基板の受信機基板を入手しましたので、これでトランシーバの環境が備わった事になります。
DSC01010.jpg
 今回のレシーバーにはアイソレータとして、TIのISO7640FMを用いて、LRCLK、BCLK、SDATA、グランド、PCM/DSD識別の計5チャンネルとして、MCLKはDAC側で叩きなおす(Reclock)事としました。
 部品が比較的に大きくて、廉価でとても作りやすい基盤です。

HDMIコネクター
 製作を行う上で一番困難なのは、HDMIコネクタの形状でシャシーを加工する事なので、適当な丸穴で綺麗に収まるリヒテンシュタインのノイトリック製とする事にしました。
Xhdmi.jpg

パワコン
 ところでIEC規格の台形型インレットに代わる物としてノイトリックからパワコンという商品が有るのですね。
XInret1.jpgXInret2.jpg
 これでシャシーの穴が総て丸となり加工が楽になります。